主存储器

发表于

2.半导体存储芯片简介

基本结构

地址线+数据线

片选线

  • 作用

    译码方式

    线选法


    所选中线工作其他不工作，线的排布很密集。
    对容量大的芯片不合适。

    重合法

    行列坐标
    适用存储矩阵

    小结

    假设20根地址线
    线选法：溢出1m条
    重合法则是：溢出2k条

    3.随机存取储存器（RAM）

    1.静态RAM（SRAM）

    2.动态RAM（DRAM）

    读操作时：
    预信号充电T4充电，VDD通过T4给读数据线充电。当选择读数据是读选择先被充电T2导通，如果，数据是1电容cg被充电，T1导通，数据线放电，此时数据线就是0.如果数据是0电容未充电，T1未导通，数据线不放电数据线读到的是
    写操作：
    如果写入的是1数据线通过T3向电容充电写入1，反之电容放电。
    写入信息相同读出相反。

    动态RAM刷新

    刷新与行地址有关

    集中刷新

    • 集中式刷新
  • 集中在某一时间内刷新
    • 有死区

      分散刷新

      写入后刷新
    • 增长读写周期
    • 芯片性能下降
    • 刷新太频繁

      异步刷新（分散和集中结合）

    • 每隔一段时间刷新一行
    • 刷新安排在译码阶段，不会产生死区

      3.对比

      1.

      4.只读存储器（ROM）

    • PROM一次性编程（采用熔丝）
    • EPROM多次性编程（紫外线全部擦除）
    • EEPROM多次性编程（多次擦除，局部擦出，电可擦写）
    • Flash Memory（闪速型存储器（U盘））

      5.存储器与CPU连接

      1.存储器容量扩展

      1.位扩展（增加存储字字长）

      用两个1k 4位的存储器构成一个1K 8位的存储器

      2.字扩展（增加储存字的数量）

      两个1K 8位的芯片组成一个2K 8 位的存储器

      3.同时扩展

      八个1K 4 位组成一个4K 8位的存储器

      2.存储器与CPU连接

      1.地址线的连接

      2.数据线的连接

      3.读/写命令线连接

      4.片选线的连接

      5.合理选择存储芯片

      5.其他 时序、负载

      6.存储器的校验

    • 受各种因素影响，容易出错。

编码最小距离：任意两组编码之间二进制数最少差异

  • 编码的纠错和检错能力和编码最小距离有关。
  • L-1=D+C（D>=C）
    • L 最小编码距离
    • D 检测错误的位数
    • C 纠错错误的位数

      汉明码组成

      添加检测位位数
      2^k>=n+k+1
      添加k位，分为k组
      检测位位置
      2^i（i=0,1,2,3……）（第1,2,3……组）
      检测数据（二进制第i位位1的数）
    • C1 检测（1,3,5,7,9……）
    • 第i小组独占第i位，同理第i，j小组独占第i，j位（二进制）

      汉明码的纠错过程

  • 形成新的检测为，其位数与增添的检测为有关
    检测位取值

    7.提高访存速度的措施

  • 采用高速器件
  • 采用cache-主存模式
  • 调整主存结构

    调整主存结构

    1.单体多字

  1. cpu为16位，内存为64位。cpu一次访问可读取4个机器字（cpu一次读取一组）
    缺点： 1. 写入时，如果只写入16位则会有48位被修改。
    2.取四条指令，如果第一条是跳转指令，而且跳出了后面三个字范围则只有一条指令有效。

    2.多体运行

    1.高位交叉 顺序编址
    将内存分为几个存储体。高位为存储体编号，后几位为存储体内编号。将多个存储体独立。
    地址：|体号|体内地址|
    缺点： 可能造成某一存储体很繁忙。（程序执行是顺序存放地址）
    2.低位交叉 各个体轮流编址
    低位位体号。
    地址：|体内地址|体号|
    特点：不改变存取周期情况下，增加带宽。

    3.高性能存储芯片

  • SDRAM（同步DRAM）
    • cpu无序等待
  • RDRAM
    • 解决存储宽带问题
  • 带cache的DRAM
    • 有利于猝发式读取